FJ-5965-E HOIL 27/10 E 7/132

Vol. 8 Number 272 (E-284) (1709) December 13, 1984

(54) SEMICONDUCTOR MEMORY CELL

(11) 59-141262 (A)

(43) 13.8.1984 (19) JP

(21) Appl. No. 58-15661


(22) 2.2.1983

(71) NIPPON DENKI K.K. (72) TOSHIYUKI ISHIJIMA(1)

(51) Int. Cl3. H01L27/10,G11C11/34,H01L29/78

PURPOSE: To obtain large memory capacity by taking the area of a capacitor electrode in a large value even in a memory cell of a minute area.

CONSTITUTION: A groove is formed to a silicon substrate 11, polycrystalline silicon 18A, 18B, silicon dioxide films 20 and polycrystalline silicon 22 are formed, and gate electodes 25 and N type diffusion layers 26, 27, 27 in a swithcing transistor are formed. When charges are memorized, charges are stored in the polycrystalline silicon 18A, 18B from the diffusion layers 26 connected to a bit line and the state of memory is brought by turning the switching transistor connected to a word line ON. Since storege capacity is formed by the capacity of the silicon dioxide films 20 formed between the polycrystalline silicon, storage capacity can be increased largely without augmenting an occupying area by deeply forming the polycrystalline silicon 18A, 18B in the substrate.



DOC

(9) 日本国特許庁 (JP)

00特許出願公開

⑩公開特許公報(A)

昭59—141262

Int. Cl.3 H 01 L 27/10 識別記号

庁内整理番号 6655-5F 8320-5B 43公開 昭和59年(1984)8月13日

G 11 C 11/34 H 01 L 29/78 101 7377-5 F

発明の数 1 審査請求 未請求

(全 6 頁)

分半導体メモリセル

创特

❷出

願 昭58-15661

昭58(1983) 2月2日

の発 明 者 石嶋俊之

> 東京都港区芝五丁目33番1号日 本電気株式会社内

⑫発 明 者 吉田正昭

東京都港区芝五丁目33番1号日 本電気株式会社内

人 日本電気株式会社

東京都港区芝5丁目33番1号

00代 理 人 弁理士 内原晋

発明の名称

特許請求の範囲

第1 導電型半導体器板表面に形成された凹部の 少なくとも一部を獲り第1の絶殺性物質、放第1 の絶象性物質の少なくとも負盤に接し、しから互 いに隔離している第1及び第2の運電性物質、致 第1及び第2の導電性物質の少なくとも負面を浸 う第2の絶縁性物質、前記部1及び第2の導電性 物質とは絶縁され鼓配凹部の残りの部分を埋め基 準単位を与えられた第3の導電性物質、前配第1 準電型半導体基板装面に設けられ、前記第1の絶 最性物質に築し、贫配部1叉は第2の導電性物質 **に复気的に摂続し形成されたMI8トランジスメ** のソース電磁である第2 導電型の拡散領域を備え たことを特徴とする半導体メモリセル。

-1-

発明の辞組か設明

本発明は半導体メモリセルの構造に関し、さら に詳しくはより大きな記憶容量を実現する半導体 メモリセルの構造に関する。

電荷の形で2週情報を貯蔵する半導体メモリセ ルはセル面積が小さいため、高集材、大容貴メモ りセルとして秀れている。毎にメモリセルとして 1 つのトランジスタと1 つのコンデンサからせる メモリセル(以下1T1Cセルと略す)は、構成 翌年も少なく、モル面積も小さいため高事程メモ り用メモリセルとして重要である。

角1図に従来よく用いられている1T1Cセル の1例を示す。は1別に於て、3がキャパショ官 荷で6の反転層との間に記憶容量を形成する。2 はスイッチングトランジスメのゲート電信でワー ド級に接続されており、ピット級に接続されてい る拡散層 4 と反転層 6 の間の電荷の移動を飼御す る。又、1は隣接メモリセルとの分離領域である。 従来例において記憶容量は3のキャパシメ電極の 面積と、5の絶録膜の詩電本及び膜厚によって決 定される。すなわち、大きな記憶容量を確保する

特周昭59-141262(2)

手段として以下の 3 つの方法がある。

- (1) キャペシタ電板の面積を大きくする。
- (2) 絶縁膜の膜厚を薄くする。
- (3) 高詩電率の絶数膜を用いる。

ところで一般にノモリの高集役化は数細加工技術の進展に伴うノモリセルサイズの弱小によって連定されてかり、従来例で示した1 T1 Cセル構造ではキャパシタ電極の面積は減少する。それ故従来例の1 T1 Cセルでは絶縁線の線厚を輝くするとにより配像容量の大幅な減少を防いていた。しかし絶数線の膜厚はもはや限界に近づいてかり、一方セルの食細化は進展するばかりで従来の構造の1 T1 C セルでは高弱電率の絶縁線を採用しない。の1 T1 C セルでは高弱電率の絶縁線を採用しない。のは対に複素段階で近いりちに実用化される目法はない。

以上述べた様に従来型のITICセルは今後増 々記録容量が減少するという問題点を有している。 しかも耐な粒子問題、センスアンプの感異等から 大きな記憶容量が異まれてかり、(例えば耐な粒

-3-

リセルが得られる。

以下本発明の典型的な一実施例として第2 図を用いて評述する。第2 図は本発明におけるメモリ・セルを製造プロセスの順を迫って示した模式的所面図である。

第2回(a)は、P型シリコン単結品基板11の表面上に無限化法により二度化珪実與12を形成し、次にその上に強化硅素度13を形成した後、興配を按いた全面をホトレジスト14で被った状態を示す。

第2 図(b)は、 畝記ホトレジスト14 を耐ェッチングマスクとして畝配盤化珪素膜13、二酸化珪素膜12 を飲去しさらに畝配シリコン基板11をェッチング除去して再を設けた後、熱像化法により溝のシリコン基板数面に二酸化珪素膜15 を形成し、次にこの溝を不純物を高濃度にドーブした多結点シリコン16 で完全に埋めてしまった状態を示す。

第2 図(c) は、前記多結晶シリコン16 を表面よ りェッテング除去してゆき、鼻部の底部のみに多 -5子問題からは50(F以上の記憶容量)従来型の1 T1 Cではもはや対処出来ない。

本発明の目的は、最小な面積のメモリセルに終 てもキャパシタ電極の面積を大きく取ることを可 能にすることにより従来型より大きな配憶容量を 得ることができる偶逢の半導体メモリセルを提供 することにある。

結晶シリコン16'を残し、その後、熱像化法により前記多結晶シリコン16'の表面上に二酸化珪素 膜17を形成した状態を示す。

第2図(d)は、ウェハー全面にロ型不純物を高度

度にドーブした多結品シリコン18を収長し、さらにその役面を無限化族19で被った状態を示す。 第2回(c) は、簡配二使化粧果族19を異方性エッナング技術例えば反応性スペックエッナング技術例えば反応性スペックによしてゆき海路側面にの多的配二級化珪果族19*を残し、さらにこの二級化珪果族19*を耐エッナングマスクと

して前記多結晶シリコン1 8 を前配同様に反応性 スパッタエッナングにより扱面よりエッナングは 去し海の毎面にのみ多結晶シリコン 18A。18B

を洗した状態を示したものである。

第2図(t)は、前配二酸化硅素級19°かよび異の 底面の二酸化珪素膜17°をエッチング除去した後、 熱酸化法により二酸化珪素属20かよびCVD法 により食化珪素膜21を各々形成した状態を示し

-8-

たものである。

特問昭59-141262 (3)

第2図(b)は、前記多結品シリコン22を具方性 エッチング技術例えば反応性スペッタエッチング により表面からエッチングしてゆき舞部に多結品 シリコン22*を残した後、熱酸化法により表面に 二酸化珪素23を形成した状態を示したものであ

調2図(I)は、前記盤化珪素膜13シよび二酸化 珪素膜12を除去した後、熱酸化法により二酸化 珪素膜24を形成し、さらにスイッチングトラン

-7-

ングマスクとして約記二酸化珪素級23をエッチングした後、約記ホトレジストを絞去し、さらに
数記多結晶シリコン22'と同型の不純物を高級医
にドーブした多結晶シリコン32を形成して約記
多結晶シリコン22'と電気的に接続し、続いて熱
酸化法により約記多結晶シリコン32の決面に二酸化珪素膜33を形成した状態を示す。とのよう
にして2ビット分のメモリセルが形成される。

 ジスタのゲート電極 2 5 を形成したのゲート電極 をイオン注入のマスクとして砒素のイオン注入を行ない n 型拡散 用 2 6 , 2 7 , 2 7'を形成した状態を示したものである。

第2 図(j) は、 物配拡散層 2 7 上の一部と前配多 約品ポリンリコン 18A、18B 上の一部の領域以外 をホトレジスト 2 8 で被い、 その後前配ホトレジ スト 2 8 を耐エッテングマスクとして二酸化珪素 譲23、24 の一部をエッテング飲去した状態を示

第2図以は、前配ホトレジスト28を除去した 後、前配海に埋め込んだ多結品シリコン18A又 は18Bと前配α型拡散層27。27を電型不純物 を高機関にドーブした多結品シリコン29。29を 用いて電気的に接続した状態を示す。

第2回(のは、熱酸化法により飲配多結晶シリコン 25、29、29、の表面を二酸化珪素膜30で被い、 その後納配多結晶シリコン 22、の上部を除くすべての低減をホトレジスト31で被った状態を示す。 第2回(は、前記ホトレジスト31を耐エッチ

-8-

とにより蓄積容量は、多類品シリコン間に形成された二般化珪素膜20°の容量により形成される。
このため蓄積容量は、多類品シリコン18A.18B
を基板内に深く形成することにより、つまり深い
のと有面積を増加させることを発音を設み出する。
大幅に増加できる。配慮した電荷を設み出す場合、
ワード般に後使されたスイッチングトランジスタ
を O N にしてビット般に接続された拡散層26に
基板内に形成された多類品シリコン18A.18B に
蓄板内に形成された象類品シリコン18A.18B に

現在までのところダイナミックメモリセルの配信容量は、の細が1個入射してもソフトエラーを発生しないだけの大きさを有することが必要とされている。配憶容量部を平面的に形成しているな来の1T1Cメモリセルを用いる場合、1M bii クリスの高集費大容量メモリセルでは、セル面積にかける配信容量部の占める割合は50% 程度にも及ぶが、本発明によれば配信容量部は基を内部に形成されるためその異の深さを深く取ることに

より記憶容量は簡単に増加することができその上
この部分の占める面積は非常に小さくてすみ高集 関化に適している。

なか前配実施例では、特に再内に凸形のポリシリコン 18A、18B を設けて黒子分離特性の向上をも計ったものについて述べたが、このポリンリコー11~

容易に待られる。

図図の簡単な説明

第1四は従来の1T1Cメモリセルの観略断面 因、ほ2因は本苑明によるメモリセルを製造する プロセスを示す数略断面図、第3、第6図は本発 明によるメモリセルの最時所面図である。1 … シ リコン落板、2…ワード器に接続されたゲート電 低、3…キャパシタ電低、4…ビット離だ扱銃さ れた拡散層。 5 …二酸化珪素膜、 6 … 反転層、 7 …分離領域に形成された二酸化珪素膜、 12,15, 17,17',19,19',20,20',23,24,30,33 …二康化珪果膜、13,13%21 … 强化珪果膜、 14,28,31 …ホトレジスト、16,16', 18, 18人,18日,22,221,29,291,32 … 多結品シ りコン、25…ワード緑に袋続されたゲート電瓶、 2 6 …ピット競に袋銃された拡散層、 27。27* …拡散層、42…多数品シリコン、52…多筋品 シリコン、53…二度化珪末展。

代別人 分別士 内 原 符

__. _ _


特局昭59-141262(4)

ン形状は第3回に示すような形でもってもよい。 とれは前配実施例で示したプロセスより容易にできる。 ただし、との形状は鼻の分離領域幅が構造 のものに比べて広くなる。


以上述べたように本発明によれば、最初なジモリ・セル面積にかいても記憶容量を大きく取るととができるため、高集後化に適したジモリセルが


-12-

才 1 図



第 2





₩

